设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Prentice.Verilog.HDL.A.Guide.To.Digital.Design.And.S ...
1 ...141516171819202122
返回列表 发新帖
楼主: zhjjg123

Prentice.Verilog.HDL.A.Guide.To.Digital.Design.And.Synthesis.2nd.Edition

[复制链接]
wldjy
发表于 2015-9-15 23:16:06 | 显示全部楼层
回复 1# zhjjg123


   youpdfma
回复 支持 反对

使用道具 举报

Ryggeor
发表于 2016-4-25 19:27:04 | 显示全部楼层
thnx!
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2017-6-9 16:45:36 | 显示全部楼层
thank you
回复 支持 反对

使用道具 举报

cdting
发表于 2017-6-27 02:54:15 | 显示全部楼层
非常感謝~~~~
回复 支持 反对

使用道具 举报

QQben
发表于 2017-6-27 14:36:15 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

lionard
发表于 2017-7-8 13:11:27 | 显示全部楼层
Thanks for sharing!
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2018-8-27 06:36:27 | 显示全部楼层
謝謝分享
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

1 ...141516171819202122
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-13 08:33 , Processed in 0.015147 second(s), 2 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表