在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 9052|回复: 8

[求助] 用cadence的什么命令可以从verilog代码文件生成用于AMS仿真的symbol

[复制链接]
发表于 2012-7-7 21:54:13 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
想用cadence的命令,直接从verilog代码的.v文件生成用于AMS混合仿真的symbol。不知道用什么命令,求助各位大神啦
发表于 2012-7-8 20:30:38 | 显示全部楼层
CIW-〉File-〉Import-〉Verilog
 楼主| 发表于 2012-7-17 15:55:07 | 显示全部楼层
好的,谢谢
 楼主| 发表于 2012-7-17 15:57:37 | 显示全部楼层
好的,谢谢了
发表于 2014-9-28 00:23:40 | 显示全部楼层
ncvlog -work yourlib abc.v -sv -view functional,代码名为abc.v,使用上述命令后,将在 icfb library 中找到yourlib库,在该库中有已编译好的abc cell,视图为functional,双击它,然后再关闭。系统自动提示:“还没有该cell 的symbol,是否创建一个?” 选择“是”即可。
发表于 2015-10-16 15:57:24 | 显示全部楼层
目前是导入代码后自动建立
发表于 2015-12-29 19:34:11 | 显示全部楼层
这个有什么用呀?
发表于 2016-3-23 19:09:16 | 显示全部楼层
2楼说的对
发表于 2020-10-22 16:00:06 | 显示全部楼层


zhou_charles 发表于 2015-12-29 19:34
这个有什么用呀?


可以用来做spectre-verilog或者ams数模混合仿真
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:58 , Processed in 0.021988 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表