pt做STA的时序报告

cafszyl · 发表于 2012-7-5 11:22:15

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

以下是时序分析报告的内容，其中slack时间为负，有很多项（红色字体显示）占用时间非常大，请问各位是什么原因，下一步应该怎么做？
pt_shell> report_timing
****************************************
Report : timing
      -path_type full
      -delay_type max
      -max_paths 1
Design : calibration
Version: Z-2007.06
Date : Thu Jul  5 11:11:34 2012
****************************************
  Startpoint: rst (input port clocked by clk)
  Endpoint: lms0/t_reg[13]
            (recovery check against rising-edge clock clk)
  Path Group: **async_default**
  Path Type: max
  Point                                           Incr    Path
  ---------------------------------------------------------------
  clock clk (rise edge)                      0.00    0.00
  clock network delay (ideal)             2.50    2.50
  input external delay                      0.00    2.50 r
  rst (in)                                     209.30    211.80 r
  lms0/rst (lms1)                            0.00    211.80 r
  lms0/U59/Y (INVX1)                   42.50    254.30 f
  lms0/U54/Y (INVX1)                   12.00    266.31 r
  lms0/t_reg[13]/RN (DFFRHQXL)    46.15    312.46 r
  data arrival time                            312.46
  clock clk (rise edge)                      10.00    10.00
  clock network delay (ideal)             2.50    12.50
  clock uncertainty                         -0.50    12.00
  lms0/t_reg[13]/CK (DFFRHQXL)                      12.00 r
  library recovery time                   -0.39       11.61
  data required time                                        11.61
  ---------------------------------------------------------------
  data required time                               11.61
  data arrival time                               -312.46
  ---------------------------------------------------------------
  slack (VIOLATED)                               -300.85

  Startpoint: dout_pn1/z_pn_reg[15]
            (rising edge-triggered flip-flop clocked by clk)
  Endpoint: lms0/y_reg[47]
            (rising edge-triggered flip-flop clocked by clk)
  Path Group: clk
  Path Type: max
  Point                                                 Incr    Path
  ------------------------------------------------------------------------------
  clock clk (rise edge)                                  0.00    0.00
  clock network delay (ideal)                            2.50    2.50
  dout_pn1/z_pn_reg[15]/CK (DFFRHQX4)                   0.00    2.50 r
  dout_pn1/z_pn_reg[15]/Q (DFFRHQX4)                   0.37    2.87 r
  dout_pn1/z_pn[15] (dout_pn)                            0.00    2.87 r
  lms0/x[15] (lms1)                                     0.00    2.87 r
  lms0/U25/Y (INVX8)                                     1.76    4.62 f
  lms0/U61/Y (INVX8)                                     4.28    8.90 r
  lms0/U19/Y (OAI2BB2X4)                               60.59    69.49 f
  lms0/sub_31/A[1] (lms1_DW01_sub_1)                   0.00    69.49 f
  lms0/sub_31/U2_1/CO (ADDFHX2)                         1.14    70.63 f
  lms0/sub_31/U2_2/CO (ADDFHX4)                         0.74    71.36 f
  lms0/sub_31/U2_3/CO (ADDFHX4)                         0.73    72.10 f
  lms0/sub_31/U2_4/CO (ADDFHX4)                         0.73    72.83 f
  lms0/sub_31/U2_5/CO (ADDFHX4)                         0.73    73.56 f
  lms0/sub_31/U2_6/CO (ADDFHX4)                         0.73    74.30 f
  lms0/sub_31/U2_7/CO (ADDFHX2)                         0.72    75.02 f
  lms0/sub_31/U2_8/CO (ADDFHX2)                         0.72    75.74 f
  lms0/sub_31/U2_9/CO (ADDFHX4)                         0.74    76.48 f
  lms0/sub_31/U2_10/CO (ADDFHX4)                         0.73    77.21 f
  lms0/sub_31/U2_11/CO (ADDFHX4)                         0.73    77.95 f
  lms0/sub_31/U2_12/CO (ADDFHX4)                         0.73    78.68 f
  lms0/sub_31/U2_13/CO (ADDFX2)                         0.71    79.39 f
  lms0/sub_31/U2_14/CO (ADDFX2)                         0.77    80.15 f
  lms0/sub_31/U2_15/Y (XOR3X4)                         1.27    81.42 f
  lms0/sub_31/DIFF[15] (lms1_DW01_sub_1)                0.00    81.42 f
  lms0/U6/Y (BUFX16)                                     1.52    82.94 f
  lms0/U57/Y (INVX1)                                  34.59    117.53 r
  lms0/U60/Y (CLKINVX3)                                  0.94    118.48 f
  lms0/adder34/a[23] (adder34)                         0.00    118.48 f
  lms0/adder34/U67/Y (INVX1)                         103.28    221.76 r
  lms0/adder34/U66/Y (INVX1)                            0.39    222.15 f
  lms0/adder34/U60/Y (XOR2X1)                            2.87    225.02 f
  lms0/adder34/U47/Y (AOI22X4)                         2.78    227.80 r
  lms0/adder34/U142/Y (INVX4)                            2.04    229.85 f
  lms0/adder34/U43/Y (AOI22X4)                         1.34    231.18 r
  lms0/adder34/U94/Y (OAI2BB2X4)                         2.73    233.92 f
  lms0/adder34/U35/Y (AOI22X4)                         2.43    236.34 r
  lms0/adder34/U112/Y (INVX4)                            2.04    238.39 f
  lms0/adder34/U31/Y (AOI22X4)                         1.32    239.71 r
  lms0/adder34/U133/Y (INVX4)                            2.04    241.75 f
  lms0/adder34/U27/Y (AOI22X4)                         1.31    243.06 r
  lms0/adder34/U93/Y (AOI2BB2X4)                         1.64    244.71 r
  lms0/adder34/U29/Y (OAI2BB2X4)                         2.74    247.45 f
  lms0/adder34/U14/Y (AOI22X4)                         2.94    250.39 r
  lms0/adder34/U131/Y (INVX4)                            2.05    252.44 f
  lms0/adder34/U9/Y (AOI22X4)                            1.36    253.80 r
  lms0/adder34/U8/Y (XOR2X4)                            1.98    255.78 r
  lms0/adder34/s[33] (adder34)                         0.00    255.78 r
  lms0/sub_38/B[47] (lms1_DW01_sub_0)                   0.00    255.78 r
  lms0/sub_38/U4/Y (CLKINVX3)                            1.20    256.97 f
  lms0/sub_38/U8/Y (CLKBUFX2)                            2.89    259.87 f
  lms0/sub_38/U2_38/CO (ADDFHX4)                      71.17    331.04 f
  lms0/sub_38/U2_39/CO (ADDFHX4)                         0.73    331.77 f
  lms0/sub_38/U2_40/CO (ADDFHX4)                         0.73    332.50 f
  lms0/sub_38/U2_41/CO (ADDFHX4)                         0.73    333.24 f
  lms0/sub_38/U2_42/CO (ADDFHX4)                         0.73    333.97 f
  lms0/sub_38/U2_43/CO (ADDFHX2)                         0.72    334.69 f
  lms0/sub_38/U2_44/CO (ADDFHX2)                         0.72    335.42 f
  lms0/sub_38/U2_45/CO (ADDFHX4)                         0.74    336.15 f
  lms0/sub_38/U2_46/CO (ADDFHX2)                         0.72    336.87 f
  lms0/sub_38/U2_47/Y (XOR3X2)                         0.75    337.63 f
  lms0/sub_38/DIFF[47] (lms1_DW01_sub_0)                0.00    337.63 f
  lms0/y_reg[47]/D (DFFRHQXL)                            0.21    337.84 f
  data arrival time                                              337.84
  clock clk (rise edge)                               10.00    10.00
  clock network delay (ideal)                            2.50    12.50
  clock uncertainty                                     -0.50    12.00
  lms0/y_reg[47]/CK (DFFRHQXL)                                     12.00 r
  library setup time                                  -0.21    11.79
  data required time                                              11.79
  ------------------------------------------------------------------------------
  data required time                                              11.79
  data arrival time                                              -337.84
  ------------------------------------------------------------------------------
  slack (VIOLATED)                                              -326.05

hnulht789 · 发表于 2012-7-5 12:34:12

rst 是异步的吧

duanwuyu · 发表于 2012-7-5 17:00:52

两个问题：
第一个，修改设计，将rst电路同步化，用clk打两拍
第二个，修改设计，差的太多，从源头重新设计

cafszyl · 发表于 2012-7-5 18:30:56

回复 2# hnulht789

rst是异步的

cafszyl · 发表于 2012-7-5 18:33:08

回复 3# duanwuyu

你好，你提的第一点的意思就是rst由时钟来控制，可是第二点的意思是什么呢？

cafszyl · 发表于 2012-7-9 10:44:31

现在还没解决问题啊，哪位大神帮帮忙

ysxiliu · 发表于 2012-7-9 10:51:35

你的slack太大了，建议重新做设计

我心飞翔618 · 发表于 2015-7-6 15:40:01

学习中。

YMR_999 · 发表于 2017-4-8 16:45:54

学习一下。。。。。

edwardk · 发表于 2018-12-20 08:09:43

学习中。。。。。

[求助] pt做STA的时序报告

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1