多时钟系统设计技巧（英文）

easybad · 发表于 2006-12-6 21:32:08

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

ABSTRACT
Designing a pure, one-clock synchronous design is a luxury that few ASIC designers will ever
know. Most of the ASICs that are ever designed are driven by multiple asynchronous clocks and
require special data, control-signal and verification handling to insure the timely completion of a
robust working design.

单一时钟系统在实际应用中是很少见的，绝大多数ASIC均是由异步多时钟域来驱动，因此要求严格的数据、控制信号以及验证来保证时序收敛。

liuguangbuaa · 发表于 2010-3-21 19:59:24

dddddddddd

sqeen · 发表于 2010-7-5 08:46:51

学习了

ultra055012 · 发表于 2010-7-5 10:56:53

我需要卸卸

jiangyanfeng333 · 发表于 2010-7-5 14:17:34

gggggggggg

jiangyanfeng333 · 发表于 2010-7-5 14:19:47

这样什么时候才是个头啊

amin2008 · 发表于 2010-7-5 22:16:02

下来看看

amin2008 · 发表于 2010-7-5 22:17:48

不错的东东

ic_designer · 发表于 2010-7-6 16:55:57

ddddddddddddddddddddddddddddddddddddddddddd

515666524 · 发表于 2010-7-6 17:36:17

下来看看~~~

多时钟系统设计技巧（英文）

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1