求助：verilog中拼接操作问题

zxk1988 · 发表于 2012-6-21 16:46:22

您需要登录才可以下载或查看，没有账号？注册

x

各位有一句拼接语句
reg cs,ras,cas,cke;
reg [4:0] m_cmd;
assign {cs,ras,cas,cke}=m_cmd;

在此语句中将会把m_cmd中的那几个值与cs,ras,cas,cke分别对应。

asyou · 发表于 2012-6-21 17:14:41

默认应该是低四位吧！

sss08_leon · 发表于 2012-6-22 08:05:19

默认最低四位

tiangua · 发表于 2012-6-23 21:31:19

不知道，这种代码应该避免，仿真过程应该可以发现的。

feson · 发表于 2012-6-24 07:31:03

应该是低4位。右端可以指定位宽。如m_cmd[3:0]或者m_cmd[4:1]

revers05 · 发表于 2012-6-24 10:47:28

我觉得这个应该跟仿真和综合软件相关，要看软件的规定。感觉一般的软件会把低四位付过去。你这种写法存在一定的歧义型，不要这么写

shxr · 发表于 2012-6-25 11:26:15

这种代码风格即使能达到你想要的效果也应该被禁止。为什么不用明了的写法呢

[求助] 求助：verilog中拼接操作问题