同一个作者发表的一个High PSR LDO设计,用到了第一篇中的设计思想。
设计中采用了NMOS Cascode Decouping结构,涉及到另外一篇文章里面的LDO结构,就是本帖的第三篇。
第三篇:
LEE "1453lee_A Supply-Noise-Insensitive CMOS PLL With a Voltage Regulator Using DC–DC Capacitive Converter.pdf" abbr_f862b60bd1817ebdc215889ae4afb913.pdf(365.37 KB, 下载次数: 2254 )