在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2072|回复: 3

[求助] D类功放中,如何避免栅驱动器中较大穿通电流?

[复制链接]
发表于 2012-6-11 11:29:55 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如果做classD类功放,为了避免输出驱动管的较大穿通电流,会人为引入死区时间,但又因为驱动管的栅极电容较大,需要
逐级的CMOS反相器来驱动,即栅驱动器,那栅驱动器的穿通电流很大怎么办,有125mA?如何避免?
发表于 2019-9-27 21:59:04 | 显示全部楼层
who know it ???
发表于 2019-9-28 02:12:13 | 显示全部楼层
125mA的时常是多少,有没有图看下。可以限制slew rate来控制
发表于 2019-9-29 10:11:29 | 显示全部楼层
增加死区时间
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-12 22:06 , Processed in 0.015522 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表