在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: CMOS3511

[资料] Synopsys resources: How Are Clock Gating Checks Inferred

[复制链接]
发表于 2014-11-19 18:21:57 | 显示全部楼层
看看,再解一个FPGA时钟约束的问题。 看有无帮助。
回复 支持 反对

使用道具 举报

发表于 2014-11-19 20:30:46 | 显示全部楼层
It good for me to analysis timing with clock system
回复 支持 反对

使用道具 举报

发表于 2015-1-15 00:08:44 | 显示全部楼层
这个是好东西啊,多谢分享
回复 支持 反对

使用道具 举报

发表于 2015-4-9 23:58:22 | 显示全部楼层
好东西,下载看看
回复 支持 反对

使用道具 举报

发表于 2015-4-10 19:34:48 | 显示全部楼层
下来看看。。。。
回复 支持 反对

使用道具 举报

发表于 2015-6-24 15:33:30 | 显示全部楼层
需要的资料,谢谢分享!
回复 支持 反对

使用道具 举报

发表于 2015-11-13 18:14:22 | 显示全部楼层
下来看看
回复 支持 反对

使用道具 举报

发表于 2016-1-13 18:32:34 | 显示全部楼层
thanks for your files.
回复 支持 反对

使用道具 举报

发表于 2016-1-29 08:53:03 | 显示全部楼层
Really learned a lot ! Thanks !
回复 支持 反对

使用道具 举报

发表于 2016-4-27 16:31:06 | 显示全部楼层
thank for sharing
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-3 16:08 , Processed in 0.016078 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表