fpga引脚资源不够用的时候怎么办？

flyamo · 发表于 2012-5-31 10:25:56

本帖最后由 flyamo 于 2012-5-31 10:36 编辑

比如我设计了8*8乘法器，输入加上复位以及使能，共要18个输入引脚，输出加上显示及完成信号，需要19个引脚，可是virtex5 ML506板子输入只有9个引脚，输出只有13个，这个问题该怎么解决呢？
请教了本班一位大牛，他说用寄存器，以时间换取空间，可是这样的话程序该如何设计呢？
期待各位前辈给予指导，非常感谢！

acgoal · 发表于 2012-5-31 13:33:27

从信息的角度来说，你需要18+19位的信号输入和输出，其携带的信息量超过了你本身的管脚数量（13个）。

可以通过多路复用的方式解决，常用的复用方式有，TDM:时隙多路复用，FDM：频分多路复用等，FPGA管教资源不够可以利用TDM时隙多路复用解决。

将27位信号（比如频率是25MHz），采用两个50MHz的两个时隙传送出来。每个时隙传输27/2=14位信号。当然，你这里还是不够，那么用3个时隙就够了（当然，频率变成75MHz）。

基本原理是这样的，当然，发送端利用TDM传输信号，接收端同样要能将TDM的信号恢复回来。这一点对每个多路复用方法都是一样的。

harejavahill · 发表于 2012-5-31 14:17:00

LS有道理！

fzfh1219 · 发表于 2012-5-31 15:15:27

输入和输出可以用SPI或I2C或UART接口呀，不一定非要并行输入数据，用串行总线来输入数据就比较IO了

guoshuai1029 · 发表于 2019-7-21 18:22:21

acgoal 发表于 2012-5-31 13:33
从信息的角度来说，你需要18+19位的信号输入和输出，其携带的信息量超过了你本身的管脚数量（13个）。

可 ...

厉害, 学习了

Crystal2015 · 发表于 2019-7-23 09:50:46

acgoal 发表于 2012-5-31 13:33
从信息的角度来说，你需要18+19位的信号输入和输出，其携带的信息量超过了你本身的管脚数量（13个）。

可 ...

厉害，是这样的道理~

[求助] fpga引脚资源不够用的时候怎么办？

浏览过的版块

站长推荐 /1