设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › composer的NC_Verilog仿真
返回列表 发新帖
查看: 4088|回复: 6

[资料] composer的NC_Verilog仿真

[复制链接]
zsh147923660
发表于 2012-5-30 16:39:35 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
virtuoso composer原理图NC_Verilog仿真教程， 适合新手阅读！
Composer, NC_verilog, 仿真, 阅读

composer的NC-Verilog仿真.pdf

236.52 KB, 下载次数: 67 , 下载积分: 资产 -2 信元, 下载支出 2 信元

相关帖子
回复

举报

conghung2012
发表于 2012-6-8 23:44:15 | 显示全部楼层
下来看看没有错。
回复 支持 反对

举报

zengqinghe
发表于 2012-6-11 19:39:47 | 显示全部楼层
正学习静态时序仿真，不知到有没有用
回复 支持 反对

举报

zhubch_04
发表于 2012-6-16 20:05:43 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

kangsongsong
发表于 2013-9-23 22:16:23 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

colindeng
发表于 2016-6-19 09:28:50 | 显示全部楼层
谢谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

JingKe
发表于 2022-5-30 15:14:46 来自手机 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 07:30 , Processed in 0.036984 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表