在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6100|回复: 11

[求助] 有什么简单点的办法,在FPGA内部产生一个真正的随机数?

[复制链接]
发表于 2012-5-28 09:43:25 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我是想加密FPGA程序,在上电后FPGA需要向加密芯片发送一串随机数,如果是伪随机数,那么每次上电发送的随机数会是一样的,因此就失去了加密作用。请问大家,有什么简单点的办法产生一个真正的随机数。
发表于 2012-5-28 10:24:03 | 显示全部楼层
采样线路或者板级噪音
发表于 2012-5-28 13:56:50 | 显示全部楼层
搞一组ram,不要设初始值,每次上电后应该都是随机数。
发表于 2012-5-31 18:07:35 | 显示全部楼层
RAM应该是不行的,RAM掉电丢失数据的。
1. 如果有外挂FLASH或者EEPROM的话,可以每一秒钟产生一个随机数,写到flash的特定单元去。下次上电的时候,从flash读这个随机数,以此作为种子,FPGA再产生随机数,发送到加密芯片去。

2. 还有一种方法是利用RTC。这个问题的根本在于FPGA无法判断每次上电的状态,对于FPGA来说,每次上电都一样。所以,可以外怪一块RTC,这样一来,每次上电的时间都不一样,以这个时间作为种子,FPGA用这个来生成随机数,那么每次都不一样了。
发表于 2012-6-6 09:48:01 | 显示全部楼层
路过学习了~~
发表于 2012-6-6 10:01:03 | 显示全部楼层
使用反相器反馈环,实现随机噪声。。so easy..
发表于 2012-6-6 20:22:02 | 显示全部楼层
写一个电路,有多个timing path, 送给它一个比较高的时钟,强制让此电路产生亚稳态,多比特的结果异或之后送到一个伪随机数发生器。
发表于 2012-6-6 21:58:24 | 显示全部楼层
直接写个大组合逻辑的path与一个没有组合逻辑的东西做逻辑
时钟约低点 但是时钟输入的时候给高点应该可以弄出来吧
发表于 2017-3-2 21:15:34 | 显示全部楼层
发表于 2017-3-21 15:25:12 | 显示全部楼层
回复 9# HMXW


   这5年前的大神,估计都不知道到哪去了把
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-5 01:26 , Processed in 0.022429 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表