高速时钟分配电路及布线对电源分割的影响

coyoo

板子上有一片时钟分配芯片，即100Mhz时钟输入，输出20多路相同频率的时钟。该时钟芯片摆在底层，时钟走线也布在底层，最靠近底层的内层是一个电源层，分割了不同电源，如下图所示，调试的时候发现紫色分块的电源被耦合了100Mhz的交流分量，幅度大概在150mV左右。
请问有什么补救的措施吗？是不是倒数第二层分配成地层不会有这个问题啊？

                               
登录/注册后可看大图

coyoo

回复 1# coyoo


上图是时钟走线，以及邻近电源层分割，就是这个紫色的电源平面被耦合进了噪声。

coyoo

回复 2# coyoo
上图是紫色平面上耦合进来的时钟分量

coyoo

这个交流分量有办法滤除吗？加了几个电容没起作用啊

sun_ic

1）时钟走外部层容易有EMI等电磁兼容问题。最好走内部。
2）参考电源面不可取。时钟是最高频，且是单谱能量最集中的。参考面用地面比较好
3）电容要考虑其阻抗-频率特性。一般电容作为电源滤波，高频下实际是个带阻滤波器，要选择特征频率在100MHz下的。并且要放在紧靠需要干净电源IC的电源端。参见以下appnote或者5）的文章
http://www.ti.com/lit/an/sbva012/sbva012.pdf
4）如果时钟分配芯片有时钟沿调节功能的话，减缓时钟沿有帮助
5）串个小电阻在关键IC的电源端，或者更有效的的方式参见ADI的一篇文章Decoupling Techniques （MT-101 tutorial）

james5168qoo

感謝分享!

zhujb1999

信号都是两个部分，一部分在信号线当中，第二部分在回路当中，目前的设计使电源平面作为主要的回路当然在电源上回存在很大的分量。在设计高速信号线的时候不仅仅考虑信号线，一样重要的还需要考虑回路，这样才能减少不必要的问题出现。