基于摄像头+SDRAM+FPGA+VGA显示

zhaoyao · 发表于 2012-5-20 23:01:44

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我想做一个用摄像头+SDRAM+FPGA+VGA的摄像头显示，现在我还是小白，希望得到某位师兄的指点,助我完成这个项目！我愿意给予报酬（当然知道大家不缺这点钱，还是希望帮我下）请做过这个项目的大牛们留下你的宝贵经验或者指点我下谢谢我QQ 406634990@qq.com 谢谢

hnulht789 · 发表于 2012-5-21 08:34:12

可以提供些帮助,你是公司项目还是毕业设计类

guoyu · 发表于 2012-5-21 08:55:51

建议你使用Altera的VIP系列IP。找块DE2，模拟摄像头（PAL）-->Video Decoder-->VIP-->D/A-->VGA.

zbhbyc · 发表于 2012-5-21 10:07:19

如果只是简单的接口层的处理，可以采用lattice的FPGA，里面有很多IP可以免费使用的。

zhaoyao · 发表于 2012-5-21 13:11:54

回复 2# hnulht789

嗯非常感谢啊！现在大3 ，应该说算是兴趣使然吧。不过对于摄像头还是小白，正在看相关的资料，还没进入实战呢！我的QQ 406634990你能加我一下吗./

zhaoyao · 发表于 2012-5-21 13:14:40

回复 4# zbhbyc

但是我开发板和sensor都买好了板子是cycloneII的芯片摄像头是CF2020c-V2的，我加你QQ吗？

zhaoyao · 发表于 2012-5-21 13:16:02

回复 3# guoyu

大概流程这样，但是具体没懂呵呵

zbhbyc · 发表于 2012-5-22 14:52:07

1.sensor的接口电平是LVDS还是TTL?输出数据的格式是RGB还是RAW格式或者是YUV?
如果是TTL电平，则如下：
sensor的输出信号应该有HS,VS信号以及pix_clk(像素时钟)。FPGA在处理的时候，以pix_clk作为获取数据的采样时钟，然后在hs和vs的控制下输出到VGA显示。
如果是lvds接口则比较麻烦。需要做串并转换，取出hs，vs，以及DE信号。然后在送vga显示

chaikey000 · 发表于 2012-11-19 19:59:49

关注中

Timme · 发表于 2012-11-19 20:13:08

做这个东西，搞好I/O时序是稳定的关键。。。

[求助] 基于摄像头+SDRAM+FPGA+VGA显示

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1