设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › verilog 100例外加一个详细课程设计!值得研究 ...

1 2 3 4 5 678 / 8 页下一页

返回列表发新帖

楼主: zhentizhi

verilog 100例外加一个详细课程设计!值得研究

发表于 2010-2-2 12:30:56 | 显示全部楼层

谢谢！

回复支持反对

使用道具举报

发表于 2010-4-14 11:44:07 | 显示全部楼层

好东西，就是不能下载呀

回复支持反对

使用道具举报

发表于 2013-2-4 09:10:22 | 显示全部楼层

这个好快速入门

回复支持反对

使用道具举报

发表于 2014-2-19 18:06:17 | 显示全部楼层

一起学习一下

回复支持反对

使用道具举报

发表于 2014-7-7 21:46:01 | 显示全部楼层

好东西感谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2014-7-7 23:00:31 | 显示全部楼层

顶一下!

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2014-7-8 07:06:15 | 显示全部楼层

謝謝!!!

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2014-7-8 08:42:53 | 显示全部楼层

正在学习呢，正在用cpld开发产品，谢谢

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2014-7-8 18:19:02 | 显示全部楼层

переведите на английский

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2014-7-8 18:32:45 | 显示全部楼层

看经典设计是很好的学习支路

回复支持反对

使用道具举报

1 2 3 4 5 678 / 8 页下一页

返回列表发新帖

关闭

站长推荐 /2

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-31 08:14 , Processed in 0.017772 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表