亚阈值电流的问题

mercybucher · 发表于 2012-5-22 12:19:52

回复 16# thefifaman

是和PN节的面积成正比的

thefifaman · 发表于 2012-5-22 14:16:49

回复 21# mercybucher

请问这个漏电流的密度是多少?
PMOS和NMOS的漏电流方向是相同的吗？大小区别大吗？

mercybucher · 发表于 2012-5-22 15:42:36

回复 22# thefifaman

漏电流密度主要是跟工艺、温度相关，方向肯定是由N到P嘛

sherorite · 发表于 2013-10-17 20:44:52

我也很纠结这个问题。mos管的栅源电压小于阈值以后，有亚阈值导通现象。这个电流如何能精确的仿真出来呢？

andy2000a · 发表于 2013-10-17 21:10:21

1. 如果是 s/h .. charge inject , clock feed thru 都會影響到
還是 substrate current

2. 要降低 substrate leakage 有些是 nmos 下墊 NBL ( hi- volt process ) or deep_Nwell
先接 +壓把 nmos bulk 先隔離 ..或是使用 soi 方式

因為目前 ic 都是在 substrate 下很多會透過 substrate couple
特別是有些 logic process 有epi 其 substrate 間阻抗低很容易把 switch noise couple過去,
以前看過朋友把 dc to sc PWM 整合到 Soc chip 內失敗的 ,因為 switch 干擾過去

但分開 chip 就 ok.

tanyulin6 · 发表于 2014-4-24 10:09:36

学习了

水啁啾 · 发表于 2014-10-21 12:23:05

基本不懂就知道亚阈值

s421490542 · 发表于 2015-4-1 12:57:12

这个管子在工作在亚阈值区时，漏电流有公式吗？求解，谢谢大神

小小苏666 · 发表于 2021-7-28 11:08:21

学习一下

[求助] 亚阈值电流的问题

站长推荐 /2