在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2189|回复: 2

[讨论] 请教一个关于windows下用modelsim仿SystemVerilog的验证环境问题

[复制链接]
发表于 2012-5-12 16:07:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
小弟之前一直在linux下进行ASIC验证(采用Synopsys工具),现在由于工作需要,需要再Windows下进行相应验证,
想用modelsim10.1a(现在好像支持SystemVerilog),想将原来在linux的那套东西移植到Windows用现在这个仿真
软件,不知道哪位大哥有这种经验,或是用过Modelsim仿SystemVerilog的验证环境的?
发表于 2012-5-24 14:01:33 | 显示全部楼层
我一直在windows下做仿真,用的是questasim10.0,其实脚本什么的和linux下差不多。
发表于 2012-6-7 21:16:16 | 显示全部楼层
谢谢楼主分享!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 16:02 , Processed in 0.021638 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表