设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog HDL程序设计与实践（xilinx 大学计划） ...

1 2 34 / 4 页

返回列表发新帖

楼主: ericxgj

[资料] Verilog HDL程序设计与实践（xilinx 大学计划）

发表于 2019-6-14 12:17:17 | 显示全部楼层

thanks

回复支持反对

使用道具举报

发表于 2019-11-14 17:13:42 | 显示全部楼层

硬件好好学，谢谢楼主大大

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2021-1-14 11:00:07 | 显示全部楼层

谢谢

回复支持反对

使用道具举报

发表于 2022-7-30 00:04:30 | 显示全部楼层

学习学习学习学习学习学习学习学习学习学习学习学习

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2022-8-1 23:08:10 | 显示全部楼层

学习了学习了

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

1 2 34 / 4 页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-25 23:17 , Processed in 0.013481 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表