设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog HDL程序设计与实践（xilinx 大学计划） ...
1234
返回列表 发新帖
楼主: ericxgj

[资料] Verilog HDL程序设计与实践（xilinx 大学计划）

[复制链接]
zhangdapeng
发表于 2019-11-14 17:13:42 | 显示全部楼层
硬件好好学，谢谢楼主大大
回复 支持 反对

举报

纵振强
发表于 2021-1-14 11:00:07 | 显示全部楼层
谢谢
回复 支持 反对

举报

fengye5201314
发表于 2022-7-30 00:04:30 | 显示全部楼层
学习学习学习学习学习学习学习学习学习学习学习学习
回复 支持 反对

举报

fengye5201314
发表于 2022-8-1 23:08:10 | 显示全部楼层
学习了学习了
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

1234
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-1 17:46 , Processed in 0.018154 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表