在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4676|回复: 6

[招聘] 请教ic界的前辈们逻辑综合(synthesis)这个职位怎么样啊?现在这个职位很少阿??

[复制链接]
发表于 2012-4-29 21:15:31 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问大家ASIC synthesis这个职位怎么样啊?就是用Design compiler实现RTL到netlist的转换,用LEC实现形式验证.现在这个职位很少阿?
我也不知道这个职位的难点在哪里?请知道的告知一二啊,不胜感谢!!!
发表于 2012-4-30 19:58:57 | 显示全部楼层
synthesis 是代码走向实现的起点,是芯片物理实现最关键的环节,综合包括timing constiraint defination, 以及area/timing/power/clockgating的优化,还可以接触到IP\Library的信息,对IC设计的入门还是很重要的。
另外,synthesis 做好了,某种意义上可以把后面的scan,sta, CTS的步骤都简化,毕竟在这个阶段,物理实现的70%信息都有了。
有个建议,作一段时间逻辑综合,转去做逻辑设计或者做后端layout, 毕竟逻辑综合的道道不足以搞很多年。
 楼主| 发表于 2012-4-30 21:33:39 | 显示全部楼层
谢谢!呜呜呜!!!
发表于 2012-5-1 00:33:30 | 显示全部楼层
逻辑综合也有算一个职位,小公司伤不起啊,前端也会把这个工作给做了啦。
发表于 2012-5-1 09:34:16 | 显示全部楼层
学习2L了。我也IC入门
发表于 2012-5-1 23:58:26 | 显示全部楼层
综合经验很重要
发表于 2012-12-25 19:58:01 | 显示全部楼层
学习ing
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 08:20 , Processed in 0.028667 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表