PLL不能锁定到指定频率

lifusu · 发表于 2012-5-2 22:06:30

回复 9# wlb236485710

可能是你的CP电流不匹配，或者Pfd 到达CP的脉冲信号时间不一样，可以单独拿出来仿真看看性能。

wlb236485710 · 发表于 2012-5-3 10:00:30

回复 10# lifusu

谢谢关注。频率使用计算器来测量的，
不好意思，上面的PLL的输出频率弄错了，不是314MHz，而是319.5MHz，这样的话输出频率是否合理呢？

lifusu · 发表于 2012-5-3 10:24:56

回复 12# wlb236485710

输入频率和分频器不可能是理想的，所以这样的话应该是合理的

wlb236485710 · 发表于 2012-5-3 10:27:42

回复 11# lifusu

我看了下pfd出来的信号到达时间是一致的，但是就是cp的mismatch比较严重，有0.22uA，是不是这个mismatch太厉害了，导致VCO的控制电压在锁定后的毛刺比较严重

lifusu · 发表于 2012-5-3 10:41:20

回复 14# wlb236485710

你充电电流多大呢？

semico_ljj · 发表于 2012-5-3 12:33:01

CP的匹配精度要1%以内

wlb236485710 · 发表于 2012-5-3 14:27:26

回复 15# lifusu

这是锁定时的充放电电流，大概在42.6uA

lifusu · 发表于 2012-5-3 14:53:37

回复 17# wlb236485710

按照楼上说的1％，你应该达标了，呵呵，不过我觉得还有提升的空间。

tianruo · 发表于 2012-5-3 17:47:48

CP是什么结构啊？输出幅度都快railtorail了。

wlb236485710 · 发表于 2012-5-3 18:48:23

回复 19# tianruo

cp是差分结构

[求助] PLL不能锁定到指定频率