PLL不能锁定到指定频率

wlb236485710

参考频率是5MHz，分频比时64， 但是最后输出频率却只有300MHz，达不到320MHz，
请指教这是什么原因造成的？

woodkey

看看控制电压等于多少？

scpuke

1， reference确定是5M而不是4.6875MHz？

2， loop lock了么？
如果lock了——那么可能你divider设计错了，要64确做了个60的；

3， 如果没有lock——那么可能你的vco最高工作频率只有300M

4， 如果没有lock——也可能是vctrl某个原因被限幅了，这要看你cp与vco之间的电路接口是怎么回事。。

wlb236485710

回复 3# scpuke


     谢谢
首先我的参考频率的确是5MHz，divider也是64
这是VCO的曲线

这是VCO的控制电压的曲线，
看了下，其实PLL最后的输出频率是314MHz。 这个频率合理吗？

ipmsn5

把UP/DN信号拿出来看一下，如果没有phase err, 就OK了

xiaomahahaha

很可能是你的VCO最高频率就只能这么高了！！看看锁定指示是不是OK！

scpuke

回复 4# wlb236485710
要320MHz，出来314MHz——当然不对了，肯定哪里出错了。
看起来VCO曲线正常从vctrl形状看锁定过程也正常，但有个疑问：10us之后感觉vctrl不干净，reference spur很大？把后面一段vctrl波形放大看清楚点，同时确定其没有问题。
还是怀疑divider和pfd这两个模块，建议仔细检查这两个模块的function
另外有人提到pfd固定相差，这个不会导致频率的偏差！频率有偏差了，相差会累积，不可能固定。仔细检查divider，有没有周期性丢掉cycle。

flyawayfc

VCTL得出的曲线对应的频率不是准的，是有偏差的，和ADS的HB仿真是类似的，我看VC基本已经锁定了，你对transient做DFT才是准的真正的输出频率。

wlb236485710

回复 7# scpuke


    谢谢  我看了下 10us后VCO控制电压曲线的毛刺造成refrence spur很大， 如果想减小reference spur是不是应该减小PFD中的延时呢？

lifusu

回复 1# wlb236485710


    你怎么测量输出波形的频率呢？如果是计算器，那么截取的那段应该从稳定后的时间开始算起，否则就不对了。