设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 200MHz时钟信号测试时需要关注testborad的高频下的阻抗 ...

发新帖

查看: 2060|回复: 0

[求助] 200MHz时钟信号测试时需要关注testborad的高频下的阻抗匹配吗

发表于 2012-4-24 10:45:43 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

各位大侠，小弟目前正在做DDR的内存测试，时钟信号200MHz，需要考虑testboard传输线的影响吗? 现在用的低频的测试板结果还是可以的，如果需要的话，用什么仿真软件来做合适呢？multisim还是ADS？

测试, 仿真软件, 时钟, 影响

相关帖子

回复

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:48 , Processed in 0.023580 second(s), 10 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表