在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2548|回复: 5

[求助] pmos drain connect gnd

[复制链接]
发表于 2012-4-19 08:40:35 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大侠,工艺上通常会要求pmos drain cannot connect gnd and nmos drain cannot connect power,不知如此要求的原因是什么?难道真是简单的归结为ESD or latch-up吗?
发表于 2012-4-25 17:39:10 | 显示全部楼层
esd的需要,drain和source是不一样的,在esd看来,
发表于 2012-4-25 17:39:25 | 显示全部楼层
drain端进行esd注入,而source端不需要
 楼主| 发表于 2012-10-24 18:40:30 | 显示全部楼层
回复 3# icfbicfb


   通常ESD的发生是任意的两个管脚之间,且电压也是任意正或负的,因此,个人认为ESD的说法并不成立
发表于 2012-10-25 09:18:41 | 显示全部楼层
回复 1# yangics


    首先是为了防止虚短路,所以ERC rule中加了这么一条。是不是怕ESD问题,那要看你违反这一条rule的地方在哪里了。
ESD管,drain端都要SAB AA加上一个几十欧的电阻的,不可能让接地。
    这个是designer要确认的画电路时候即使有PMOS接地情况,也要source接地。至于为啥,只是要求,避免产生错误。如同规范,违反了不一定发生灾难,但是制度就是要求不要违反。
 楼主| 发表于 2012-10-25 11:17:49 | 显示全部楼层
回复 5# memcad


   什么是虛短路,是pmos G-gnd S-vdd D-gnd嗎?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-1 00:54 , Processed in 0.034811 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表