在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5264|回复: 16

浙江大学FPGA学习课程参考

[复制链接]
发表于 2006-11-29 15:46:13 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x


第一天上午:9001200
第一讲:FPGA/CPLD基础篇
l          PLD设计技术简介
l          FPGA/CPLD基本结构
l          FPGA/CPLD设计流程

下午:100430
l          FPGA/CPLD常用开发工具以及开发软件
l          PLD/FPGA生产厂商以及它们芯片的各自特点
l          Altera FPGA/CPLD Family Overview
l          Xilinx FPGA/CPLD Family Overview
第二讲: FPGA基础篇(续)
Virtex II结构体系
l          综述
l          CLB资源
第二天上午 9001200
第二讲: FPGA基础篇(续)
l          I/O资源
l          Virtex II其他特性
l          Virtex II Pro特性
l          总结
下午 100430
第三讲:Verilog HDL基础篇
l          Verilog VHDL
l          Verilog设计流程
l          程序结构
l          词法
l          数据类型
第三天 9:001200


第三讲:Verilog HDL基础篇(续)
l          Verilog语句
l          Verilog时序控制
l          Verilog编译指令
l          案例分析和实验
下午:100430
第四讲: ISE培训
l          ALTERA Xilinx FPGA设计流程
l          ISE
晚上:530800
l          实验及答疑
第四天 9:001200
第四讲: ISE培训(续)
l          ISE
l          HDL输入
l          ModelSim行为仿真
l          综合 Synplify Pro
l          综合后仿真(ModelSim
l          实现Implementation
下午:100430
l          时序仿真
l          时序约束
l          ALTERAXILINX FPGA案例分析
晚上:5:30 ~8:00
l          实验以及答疑
第五天
上午9001200


第五讲:ALTERAXILINX FPGA培训提高篇
l          高速数字电路设计特点
l          信号完整性要求以及EMC
l          FPGA的全局时序约束
下午,100-430:同步设计技术,FPGA设计的十大指导原则,面积和速度互换原则,串并转换原则,乒乓操作,硬件系统原则.

l         



浙江大学2006年-2007年
专业电子技术培训
²       联系人:邱老师 13989834654, 0571-85622860,0571-88230155(晚上)
浙大公开课程
(在杭州举办)
时间
学费
教师
2006
1
DSP28系列工程师班
1月18日-20日(3天2个晚上26课时)
2700元/人(含2000开发套件)
浙江大学DSP资深工程师/TI 现场FAE
2
DSP6000工程师培训班
1月下旬
3000元/4天/人
浙江大学教授/博士
3
VXWORKS
12月9日-12日(4天1个晚上30课时)
3500元/人
VXWORKS资深工程师/FAE
4
嵌入式ARM(Linux)高级全程班
1月25日-29日(5天2个晚上40课时)
3500元/人
国家大学嵌入式重点实验室教授/博士(详见介绍)
5
OMAP5912高级综合班
1月(4天)
3500元/人
浙江大学教授/博士
6

FPGA高级全程班
12月下(5天2个晚上40课时)
3200元/人
浙江大学博士FPGA工程师/FAE









发表于 2006-11-29 18:53:07 | 显示全部楼层
来做广告的??
发表于 2006-12-2 16:50:24 | 显示全部楼层

。。。

真是受不了
头像被屏蔽
发表于 2006-12-7 18:59:38 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
头像被屏蔽
发表于 2006-12-7 19:26:48 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2006-12-7 21:56:40 | 显示全部楼层
至少可以让新手,比如我, 知道应该从那些方面去系统地学习FPGA。。。
哈哈
谢谢啦
发表于 2006-12-7 22:28:32 | 显示全部楼层
?????????????
发表于 2006-12-9 14:21:11 | 显示全部楼层

强烈建议:大家应该仔细研究学习SYSTEM VERILOG

强烈建议:大家应该仔细研究学习SYSTEM VERILOG
发表于 2006-12-13 16:05:39 | 显示全部楼层
是不是啊?大学里没有这个课吗?  
发表于 2006-12-13 18:45:51 | 显示全部楼层
广告也能做吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-21 06:17 , Processed in 0.037328 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表