PLL 锁定异常，Vctrl 电压上漂，输出频率却不变

zghcnzx · 发表于 2012-4-17 16:10:09

回复 4# cjyy6

我也确定是VCO的问题，因为用verilogA 写的理想的VCO是不存在这个问题，且KVCO是个恒定值~~我一直怀疑是KVCO变化过大，导致环路不稳定，导师也说是环路进入正反馈了！！！

magicdog · 发表于 2012-4-18 16:56:32

好好检查下电路，也许就是某个pmos sub floating了

zghcnzx · 发表于 2012-4-18 16:57:31

回复 12# magicdog

何以见得？？？？

kook309 · 发表于 2012-4-18 20:19:33

重新单跑VCO，跑在不同vctrl电压下输出震荡情况以及pss重新扫描下 Fvco vs vctrl特性曲线。这两种情况都没问题的话一般不会出现你现在的情况

zhangwei198806 · 发表于 2012-6-8 08:53:17

我也出现过这种情况，我最后发现是的我的限频电路出了问题，你可以看一下限频电路

cherryknight · 发表于 2012-10-30 14:50:42

八成是divider的速度慢

cyydx · 发表于 2012-10-31 19:51:10

找出是什么原因了吗？分享一下，原来和学长一起设计电荷泵锁相环的时候从没碰到过这种问题

cyydx · 发表于 2012-10-31 19:52:22

找出是什么原因了吗？分享一下，以前和学长一起做电荷泵锁相环从没碰到过这样奇怪的问题

mpig09 · 发表于 2013-2-17 17:47:22

1. the duty is the same?
2. the current in VCO is increase too?

[求助] PLL 锁定异常，Vctrl 电压上漂，输出频率却不变