|
发表于 2006-12-11 20:24:47
|
显示全部楼层
幸运遇到这个贴子。楼主强人也。
偶的开发板也是,原来amd au1200的开发板是四颗三星的DDR2-400 64MB内存,共256M内存。现在为了降低成本,改为HY的DDR2二颗64M内存,共128M.问题和楼主的问题一样,DDR2 Test无法通过。目前偶屏蔽了内存测试,可也知道这不是办法。请版主指教。谢谢!
另:自己做的板子采用了DM9000的网卡芯片,
AMD AU1200开发板中YAMON的DM9000AE驱动。DM9000在我们自己的开发板上是通过内部总线直接相连接到au1200上面,通过CS3片选切换。目前正在测试CS3的寄存器设置。在arch/init/reset_db1200.S文件中:
----------------------------------------------------------------------------
/* RCE2: CPLD, LAN91C111, IDE PIOmode4 ============>原AMD评估板的设置,原板接CS2。
Tcsoe=MAX( 0ns, 20ns, 25ns) = (1+4 clocks) AS=1
Toecs=MAX( 0ns, 5ns, 10ns) = (1+1 clocks) AH=1
Twcs=MAX( 0ns, 5ns, 10ns) = (1+1 clocks)
Tcsh=MAX(10ns, 20ns, 25ns) = (1+4 clocks)
Tcsoff=MAX(10ns, 20ns, 25ns) = (1+4 clocks)
Twp=MAX(15ns, 20ns, 70ns) = (1+13 clocks)
Tcsw=MAX(10ns, 20ns, 20ns) = (1+3 clocks)
Tpm=MAX( 0ns, 0ns, 25/0ns) = (1+0 clocks)
Ta=MAX( 5ns, 35ns, 95ns) = (1+18 clocks)
mem_stcfg2: 1000 0110 0010 1101 0000 0000 1100 0110 : 0x862D00C6
Tcsoe=100 (see above)
Toecs=001 (see above)
AH=1 (hold needed)
NW=0 (n/a)
AS=1 (setup needed)
S=0 (asynchronous)
DE=1 (de-assert)
MBSa=1
MBC=0
TA=1 (Tcsh for reads and writes)
BE=0 (little endian)
TS=0 (asynchronous operation)
EW=1 (absolutely needed)
MBSb=1
BS=0 (n/a)
PM=0 (disable page mode)
RO=0 (writable)
DTY=6 (IDE)
mem_sttime2: 0001 0100 0100 0011 0100 1100 0001 0010 : 0x14434C12
Twcs=001
Tcsh=0100
Tcsoff=100
Twp=001101
Tcsw=0011
Tpm=0000
Ta=010010
*/
#define MEM_STCFG2 0x862D00C6
#define MEM_STTIME2 0x14434C12
#define MEM_STADDR2 0x11803f00
----------------------------------------------------------------------------
目前关键问题是这三个寄存器的设置在片选为CS3的情况下如何修改?不知道楼主可否有好的建议。不胜感谢! |
|