在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: 这人很烦

[求助] quartus ii 生成rom和ram嵌入oc8051

[复制链接]
发表于 2012-4-11 17:52:14 | 显示全部楼层
在那里加入初始化文件,那个初始化文件,只是告诉.hex文件的位置.这个.hex并没有合并到模型之中,这个跟Xilinx是不同的.

仿真的时候,altera ROM/RAM模型里面有读.hex文件来初始化的VHDL/verilog子程序.

所以你生成的时候,指定一次就可以了.指定的时候,最好不加路径.这样仿真的时候,会在当前目录下读.hex文件.

所以ROM/RAM只要生成一次,之后只要更新.hex.
 楼主| 发表于 2012-4-11 18:09:24 | 显示全部楼层
回复 11# gordon_m
哦,这样啊!只要每次替换hex就行了。
现在altera rom仿真读不出初始化的数据,所以目前也没办法验证。先默认正确吧,要不然每次初始化rom都要生成一次rom怪麻烦的!
多谢!
发表于 2013-4-21 10:05:52 | 显示全部楼层
$readmemb 只给tb用的,无法综合

我正在给OC8051增加调试接口,而且是开源的,可以从Keil uVision的主界面下载程序,调试程序
http://bbs.eetop.cn/thread-390441-1-1.html
发表于 2013-4-21 20:03:44 | 显示全部楼层
$readmemb是仿真用的。
工程里面可以考虑修改ROM ipcore的参数INITFILE。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-10 20:50 , Processed in 0.016070 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表