设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端资料区 › DC综合之时序约束，公司内部解密

1 ... 2 3 4 5 678 9 10 11 ... 28 / 28 页下一页

发新帖

楼主: graduate2010

[资料] DC综合之时序约束，公司内部解密

发表于 2012-9-23 10:16:17 | 显示全部楼层

下来看看

回复支持反对

发表于 2012-9-25 11:04:35 | 显示全部楼层

看看，以后好好学习！

回复支持反对

发表于 2012-9-25 23:27:17 | 显示全部楼层

很好很好~

回复支持反对

发表于 2012-9-26 22:29:15 | 显示全部楼层

what is this？

回复支持反对

发表于 2012-10-3 22:08:47 | 显示全部楼层

看过了，是xilinx的时序约束教程。。。。

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-10-4 10:45:26 | 显示全部楼层

xilinx的，是做FPGA用的。。。。

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2012-10-6 18:33:08 | 显示全部楼层

好东西谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-10-9 10:05:24 | 显示全部楼层

Thanks~~

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2012-10-9 17:32:16 | 显示全部楼层

you are so nice.
thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-10-9 20:28:55 | 显示全部楼层

这个是FPGA的约束，忽悠人啊

回复支持反对

1 ... 2 3 4 5 678 9 10 11 ... 28 / 28 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-20 04:35 , Processed in 0.020974 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表