设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Xilinx Understanding Timing and Placement Constraint ...

1 234 / 4 页下一页

发新帖

楼主: randolf

[资料] Xilinx Understanding Timing and Placement Constraints

发表于 2013-1-17 11:22:25 | 显示全部楼层

oooooooooooooooooooooooooooooooooooooooooo

回复支持反对

发表于 2013-1-17 11:47:36 | 显示全部楼层

感谢分享

回复支持反对

发表于 2013-1-17 12:48:32 | 显示全部楼层

谢谢楼主分享！

回复支持反对

发表于 2013-1-17 17:57:30 | 显示全部楼层

have a look

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2015-4-18 22:49:44 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2016-10-17 16:48:19 | 显示全部楼层

与place&routed有关的，哈哈

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-8-29 12:18:36 | 显示全部楼层

too old

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-10-14 22:57:50 | 显示全部楼层

loookloolk

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-12-8 15:59:10 | 显示全部楼层

Thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2019-9-15 22:44:52 | 显示全部楼层

Thanks for sharng

回复支持反对

1 234 / 4 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-17 13:44 , Processed in 0.021612 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表