在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4403|回复: 4

[求助] FPGA求助,牛人来帮忙呀

[复制链接]
发表于 2012-4-7 13:26:27 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大虾,情况是这样的,我整个系统内部的某个时钟信号引到某个管脚上(该管脚是公司指定的,应该没有问题),整个系统就不工作了,但是如果不引到该管脚上整个系统可以工作,不知道为什么,不知大家遇到过这种情况吗,这个和时序有关系吗?求指导~
 楼主| 发表于 2012-4-7 13:27:14 | 显示全部楼层
顶啊~
 楼主| 发表于 2012-4-7 13:37:44 | 显示全部楼层
时钟是100多M的时钟
发表于 2012-4-7 19:56:32 | 显示全部楼层
你描述的有点不清楚,
1. 你为什么要把内部时钟引出?
2. 引出的时钟控制了什么信号。是否控制了别的器件,影响了本FPGA的输入信号。
3. 不清楚你说的系统不工作是指哪种情况。

最后,个人觉得,如果原系统正常工作,而你将内部时钟引出的话,可能会影响到时序,你可以检查一下时序报告。
发表于 2012-4-9 03:08:57 | 显示全部楼层
E. 呵呵.

看起来像是设计中全局时钟BUFG/GLOBAL没有处理好.

先说说你用的FPGA型号.
再说说这个时钟有没有定义成全局时钟.
然后说说这个时钟输出的时候,是从哪个结点,是BUFG之前还是之后.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-5 09:45 , Processed in 0.024295 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表