在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2227|回复: 3

[原创] 数模混合电路仿真

[复制链接]
发表于 2012-4-1 09:09:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教大家:
     仿真电路中由模块是数字模块,想用数模混合仿真以提高仿真速度,但是用Verilog HDL描述的DFF function总是提示有错误,不知道Cadence中用Verilog描述单元的function是不是有什么语法要求,和原来数字电路所学的Verilog描述语法是有区别的,还是什么原因,望赐教,谢谢。
发表于 2012-4-1 09:16:15 | 显示全部楼层
语法没区别
需要将config view 从spectre改成verilogspectre 然后要在模拟和数字(code)之间插入A to D的反相器 这样才能跑
发表于 2012-4-1 09:20:43 | 显示全部楼层
学习下啊
发表于 2012-4-12 23:45:46 | 显示全部楼层
回复 2# daodai


    就是这种方法。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-9 09:42 , Processed in 0.020885 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表