设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA高级设计——时序分析和收敛.pdf

123 / 3 页下一页

发新帖

楼主: luckylkun

[资料] FPGA高级设计——时序分析和收敛.pdf

发表于 2012-4-4 14:37:12 | 显示全部楼层

谢谢你的分享

回复支持反对

发表于 2012-4-4 21:32:28 | 显示全部楼层

谢谢楼主分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-4-4 23:09:49 | 显示全部楼层

谢谢楼主，一直在找时序分析的资料，非常感谢

回复支持反对

发表于 2012-4-7 23:22:36 | 显示全部楼层

回复 1# luckylkun

最近在研究ALTERA FPGA

回复支持反对

发表于 2012-4-10 10:36:30 | 显示全部楼层

nnd,没钱了

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-4-12 00:56:27 | 显示全部楼层

谢谢啦

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2012-4-12 09:23:15 | 显示全部楼层

Thanks for share!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-4-12 09:56:49 | 显示全部楼层

非常感谢

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2012-5-26 17:33:45 | 显示全部楼层

时序收敛很重要，多学习一下！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-5-26 21:56:10 | 显示全部楼层

这个必须顶起啊

回复支持反对

123 / 3 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-25 02:16 , Processed in 0.021395 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表