EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 自己总结的verilog 代码

1 234 / 4 页下一页

楼主: bryan_wang

自己总结的verilog 代码

[复制链接]

虫行

发表于 2009-2-17 17:10:17 | 显示全部楼层

好东西，谢谢分享！

回复支持反对

tengjingshu

发表于 2009-2-23 10:05:54 | 显示全部楼层

好，谢谢了

EETOP创芯人才网职位发布入口

回复支持反对

song_song78

发表于 2010-1-24 09:55:09 | 显示全部楼层

挺............

回复支持反对

fangming070105

发表于 2010-1-24 11:30:53 | 显示全部楼层

谢谢楼主,很不错

EETOP创芯人才网职位发布入口

回复支持反对

jqxhit

发表于 2010-1-24 14:07:26 | 显示全部楼层

看看先，谢谢了

EETOP创芯人才网简历投递入口

回复支持反对

lansky

发表于 2010-1-25 13:00:26 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

czjszx2000

发表于 2010-1-25 18:30:52 | 显示全部楼层

lou zhu hao ren

EETOP创芯人才网简历投递入口

回复支持反对

lull0815

发表于 2010-1-25 20:22:57 | 显示全部楼层

谢谢~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

EETOP创芯人才网职位发布入口

回复支持反对

chengweiquan

发表于 2011-4-26 19:00:21 | 显示全部楼层

thanks!!!!

EETOP创芯人才网简历投递入口

回复支持反对

yimilai

发表于 2011-4-26 20:35:23 | 显示全部楼层

顶一个

回复支持反对

1 234 / 4 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2025-7-2 22:24 , Processed in 0.023258 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

自己总结的verilog 代码

浏览过的版块

站长推荐 /1