求助一个高频3分频电路结构？？

scpuke · 发表于 2012-3-30 15:29:29

回复 10# kook309

由于存在反馈回路，你要仔细仔细检测timing，找出critical path前仿裕量留大点，比如跑到2.5G
后仿也要检查这个timing

DFF用TSPC，其它逻辑也都是普通cmos逻辑，只是你要仔细根据timing调整各个管子的尺寸。

对divider的速度，一定要留足够的裕量——切记切记！

semico_ljj · 发表于 2012-3-30 19:23:38

数字门可以实现1G的分频？我看悬

semico_ljj · 发表于 2012-3-30 19:24:24

特别是180nm而不是90nm，65nm

kook309 · 发表于 2012-4-1 15:11:15

回复 13# semico_ljj

我电路中的几个逻辑门确实用的普通cmos逻辑门电路，从我仿真的结果来看是没问题的，我把输入频率都调高到2GHz，分频输出依然正确。从理论上讲，如果电路结构中对时序要求不是特别高的话0.18工艺逻辑是可以工作到1GHz频率的啊！！

bettermanjh · 发表于 2013-8-31 16:00:03

谢谢文档分享

xiongzhh · 发表于 2013-8-31 17:28:09

谢谢分享。。。要想50%，那必须要么是输入完全的50%，要么是差分输入，否则都是有误差的。。。

ygchen2 · 发表于 2013-9-1 11:09:04

回复 semico_ljj

我电路中的几个逻辑门确实用的普通cmos逻辑门电路，从我仿真的结果来看是没问题 ...
kook309 发表于 2012-4-1 15:11

登录/注册后可看大图

输入时钟不要直接加理想信号，用逻辑门先缓冲一下，看看情况如何。。。

薛定谔的太极拳 · 发表于 2014-3-14 15:18:53

ding....................

薛定谔的太极拳 · 发表于 2014-3-14 15:34:12

ding...

aili965849539 · 发表于 2015-12-15 17:31:46

回复 9# kook309

很好的文章，最近正在做3分频。非常谢谢哈！！！

[求助] 求助一个高频3分频电路结构？？

站长推荐 /1