在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7285|回复: 4

[求助] 关于set_clock_latency和set_clock_tree_exceptions

[复制链接]
发表于 2012-3-20 14:08:54 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教set_clock_latency 和 set_clock_tree_exceptions 有什么关系和区别?

set_clock_latency -200  [get_pins FF1/CLK]
在place之前约束,place的时候估算network latency,根据设定值决定cell摆放的位置和插入的buffer数量。

set_clock_tree_exceptions -float_pin_max_delay_rise 200 -float_pins [get_pins FF1/CLK]
在CTS之前约束,意思是FF1/CLK端已经存在200的latency,这样做tree的时候会比其他的clock path短200。

我的理解对么?希望大家指点。谢谢
发表于 2012-3-20 14:49:01 | 显示全部楼层
是这样理解的
 楼主| 发表于 2012-3-20 17:46:30 | 显示全部楼层
回复 2# chrisyl


谢谢回复。
set_clock_latency定义的是时钟信号从时钟定义点传播到寄存器时钟接脚的时间。
这里设定的负值是什么意思呢?
发表于 2012-3-20 22:18:05 | 显示全部楼层
按照我的理解,负值表示,这里的clock_latency为-200ps,也就是,pre_cts前,clock为idea clock,其他路径的latency为0,而你设置的这条路径latency比其他路径小200ps。
发表于 2022-12-6 14:45:57 | 显示全部楼层
place阶段设置负值的latency是为了让这段clock delay变短, 因为default的latency是0;
cts阶段为了clock latency的一致性,需要在相应的位置设置正值的latency,这样tool就会知道这里已经有一段正的latency了,所以在真正做tree的时候clock latency就会少做一点。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 09:29 , Processed in 0.020376 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表