A/D里面什么情况下可以不用采样保持电路

zhong521 · 发表于 2012-3-12 21:55:54

您需要登录才可以下载或查看，没有账号？注册

x

不知道什么情况下可以不用采样保持电路？跟bit有关，还是跟采样频率有关？
这个怎么取决

dj_max · 发表于 2012-3-12 22:58:26

假定你做的是pipeline ADC。这个取决于MDAC中运放和sub-flash ADC输入端的RC网络是否匹配。如果不匹配，对于高速高精度ADC来说是致命的。有了S/H，RC网络的匹配就不重要了

hsh22 · 发表于 2012-3-12 23:09:33

Oversampling

fuyibin · 发表于 2012-3-13 07:14:47

down sample

sunsunshine · 发表于 2012-3-13 11:24:00

我觉得这个和你的速度，精度有关系。例如很多低功耗的SAR AD，就是直接采样的，没有运放缓冲的

ambrain · 发表于 2012-3-13 15:50:01

假定你做的是pipeline ADC。这个取决于MDAC中运放和sub-flash ADC输入端的RC网络是否匹配。如果不匹配，对于 ...
dj_max 发表于 2012-3-12 22:58

登录/注册后可看大图

这个匹配指的是延迟不一致还是？？

dj_max · 发表于 2012-3-13 16:43:29

回复 6# ambrain

对，就是RC网络不一致导致信号延迟不一致，从而造成Opamp和sub-flash ADC接收到的信号有误差。对于高速高精度ADC来说，这个误差可能会有好几个LSB

[求助] A/D里面什么情况下可以不用采样保持电路