用FPGA读写SDRAM的时候，如何隔离数据输入和SDRAM输出？？？

blackAJ

FPGA 要設計成 Tri-State(FPGA.DQ) 與 SDRAM.DQ相連.

DQ後會分成  DQ_out, DQ_in, DQ_Tri.

xiaohonging

我在河畔上看到过你问的问题，哈哈

vongy

inout wire [7:0] DBUS

assign DBUS = DOUT_EN ? DOUT : 8'hzz;
assign DIN   = DBUS;
这样的写法分配在FPGA的I/O管脚应该是没有问题的

benny46

没有三态门，怎么可能实现双工？？？一片FPGA里肯定是有三态门的资源，楼主要仔细看datasheet，看看如何调用。