新手，请教FPGA问题，先谢谢大家了

guj1987

大家好，我是做模拟的，做了一个锁相环芯片，其中包括数字电路，现在已经流片，我需要对芯片测试，数字部分需要给一个如下面testbench 所示的信号，下面是大概写的，就是需要给芯片提供rst_n，en信号，另外需要以13M的时钟给一个s_data_in串行信号，请问我所说的这3个信号应该怎么给到芯片上，用FPGA可以实现吗，因为我觉得下面得代码是不可综合的，所以我想问下我改怎么实现，哪位牛人给以告诉我一下思路，我对FPGA不是很熟悉。

`timescale 1ns/ 1ps

module top_test（rst_n,en,s_data_in）；

    reg rst_n;
    reg en;
    reg s_data_in;
    reg clk_sample,clk_ref;

    parameter T_sample=76.92;

    always #38.46 clk_ref<=~clk_ref;
    always #38.46 clk_sample=~clk_sample;

   initial
   begin
    clk_sample=1'b0;    clk_hi=1'b0;
    clk_ref<=1'b0;
    rst_ct=1;//guj 0
    en=1'b1;
    rst_n=1'b1;


    #100 rst_n=1'b0;
    #40 rst_n=1'b1;


    @(negedge clk_sample)
    begin
    en=1'b0;
    s_data_in=1'b1;end
    #T_sample s_data_in=1'b0;
    #T_sample s_data_in=1'b0;


    #T_sample s_data_in=1'b0;
    #T_sample s_data_in=1'b1;
    #T_sample s_data_in=1'b0;
    #T_sample s_data_in=1'b1;
     end
end
endmodule