在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5640|回复: 6

[求助] 请教各位,NCverilog带SDF后仿真速度很慢,有无加速仿真的办法?

[复制链接]
发表于 2012-3-3 08:13:47 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
RT,请教各位,NCverilog带SDF后仿真速度很慢,有无加速仿真的办法?
发表于 2012-3-3 16:31:30 | 显示全部楼层
同问顶顶顶
 楼主| 发表于 2012-3-3 17:04:40 | 显示全部楼层
回复 1# walliamaa


    主要是机器很快有20个CPU核,但NC仿真器似乎不支持多CPU,谁有好办法,谢谢
发表于 2012-5-19 18:27:03 | 显示全部楼层
不dump fsdb就可以跑快一点。
另外,VCS比ncverilog快
发表于 2012-5-23 15:18:34 | 显示全部楼层
没有办法。除非降低仿真精度。那要看SDF参数是如何提取以及提取方法了。
发表于 2012-9-5 20:25:18 | 显示全部楼层
同求解,谢谢
发表于 2013-2-5 16:59:40 | 显示全部楼层
這真的很麻煩, 每次都很耗時間 Orz
推看看有沒有人有新解
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 20:15 , Processed in 0.023394 second(s), 12 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表