设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › 请教：diva做lvs时晶体管面积的size error为什么不能为0 ...

发新帖

查看: 1337|回复: 1

[原创] 请教：diva做lvs时晶体管面积的size error为什么不能为0

发表于 2012-3-1 11:07:56 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

在用diva做lvs时，电阻的size error都能对比修改并做到size error为0，但晶体管发射区面积和电容面积的size error却无法做到0（所有晶体管和电容，不管面积对不对，都报出来了），这是提取时的问题还是系统设置问题，请高手不吝赐教。

diva, error, 晶体管

相关帖子

回复

发表于 2012-3-7 01:06:21 | 显示全部楼层

要看你的规则文件中怎么写的，

有可能是提取问题，也有可能是比较时的容差问题

EETOP创芯人才网职位发布入口

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-22 13:34 , Processed in 0.024456 second(s), 10 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表