在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: rf_ic_layout

[求助] 版图 cadence smic 0.18um 射频集成电路

[复制链接]
 楼主| 发表于 2012-3-3 13:57:25 | 显示全部楼层
回复 10# amodaman

等下周他们上班 打电话 问问
发表于 2013-2-28 14:40:34 | 显示全部楼层
求结果!
发表于 2013-5-10 16:25:26 | 显示全部楼层
其实,cadence工具本身也能修改格点的错误
发表于 2013-6-27 10:39:33 | 显示全部楼层
很简单,cadence工具自己有吸附到格点上去的处理方式,只要在导入导出的时候注意这个选项就行了
发表于 2013-6-30 17:46:30 | 显示全部楼层
kanjieguo!看结果
发表于 2013-8-6 12:48:41 | 显示全部楼层
先放了器件再设的格点?
发表于 2013-8-7 09:24:11 | 显示全部楼层
这个问题在SMIC的PDK 包说明文件里面有说明,不需要折腾这么久的。。。。
There could be offgrid warning or metal width/space
DRC error reported in circular and octagonal inductors,
user could waive it.
而且问题解决后不给大家回复结果,是很被雷劈的事情。
发表于 2015-12-1 21:37:31 | 显示全部楼层
kankan
发表于 2016-3-16 09:13:07 | 显示全部楼层
这个应该是assure的时候报的吧,一般是你的版图走了45度线会有的,不用关注太多这个吧
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-13 08:30 , Processed in 0.025658 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表