在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: l2002924700

axi 中AXCACHE[3:0]这个信号是什么含义,每一位的含义是什么

[复制链接]
发表于 2013-1-22 15:33:58 | 显示全部楼层
Cacheable的解释也不是这样。
Interconnect其实只是一个路由的功能,内部有buffer,但并没有cache。
而是在这个访问从Master发起request到送到最终的memory这个过程中,可能会经过一些cache,cacheable代表了是不是要去这个cache中查找自己需要的数据。要不要更新cache。
你说的利用cache来提高性能,有些操作是要求绝对non-cacheable的,比如device 内部寄存器的访问,这些都是MMR。只能使用non-cachable。
发表于 2013-1-22 15:36:54 | 显示全部楼层
你说AXCache是Master和Interconnect的,与slave无关也是错的。
AXI 五个channel所有的信号,可以是Master-Interconnect,也可以是Interconnect-Slave,也可以直接是Master-Slave。
发表于 2013-8-9 10:50:43 | 显示全部楼层
非常赞~
发表于 2013-8-22 19:39:13 | 显示全部楼层
djistra大侠,请教一下,比方说CPU的axi总线接口送出了ARCACHE信号,这组信号的含义,是代表CPU内部对这些访存操作的处理方式呢,还是代表CPU希望/允许外部互联架构对这些访存操作的处理呢?
发表于 2013-9-6 15:02:27 | 显示全部楼层
djistra 的解释基本是正确的
发表于 2016-3-9 14:22:05 | 显示全部楼层
回复 10# djistra


    大神,我想问下,这类知识在哪些资料中能获得呢?现在在学习axi,可是有关系统工作,或cpu工作或存储器之间的数据传输我的概念不是很通,有没有一些资料呢?我是做soc的,小菜菜一个,等您回复哦!
发表于 2016-11-17 15:53:06 | 显示全部楼层
@djistra, 你说了这么多如果能够用个axi SOC 系统图片展示下会更好理解
发表于 2017-4-30 14:02:30 | 显示全部楼层
感谢djistra大大 ,今天终于明白这几个信号的意思了
发表于 2020-7-7 16:41:15 | 显示全部楼层
你们都看懂了吗,为什么我看不懂?
发表于 2021-3-18 15:31:35 | 显示全部楼层


admiration123 发表于 2020-7-7 16:41
你们都看懂了吗,为什么我看不懂?


是我本人了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 02:47 , Processed in 0.021727 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表