版图设计准备与经验分享

half_honey · 发表于 2012-2-28 09:59:51

回复 10# helionacar

目前design给我的建议是大功率两端连一般器件不连。

模拟部分来看我觉得两端连根本没有必要。除非是小规模数字手工连线的时候出于面积考虑会用到。

CXLDII · 发表于 2012-2-28 10:06:06

很不错，受益匪浅

professor_h · 发表于 2012-3-1 00:33:55

多晶硅栅两端是可以同时打孔的，在栅比较长时，两端打孔还可以保证压降差小点~~

天之痕L · 发表于 2012-3-1 11:53:36

难得LZ总结的这么详细

huang.xiwei · 发表于 2012-3-1 23:31:52

对，这个其实也是楼上朋友所说的那种情况，主要是看情况而定吧，一般的模拟模块的话就尽量避免在两头打孔，但是对于ESD器件和大功率器件的话还是可以加的，在ESD与大功率器件两端打孔应该是为了保证他们的一个开启一致，减小它们的压差！不知道各位是怎么理解的？

以上为个人理解！

anja · 发表于 2012-3-2 01:05:50

谢谢楼主分享

half_honey · 发表于 2012-3-2 08:45:36

回复 15# huang.xiwei

对，我的理解是大功率为了保证开启一致，两端接更有利

someon · 发表于 2012-3-14 16:08:56

在T厂I/O post driver里面，由于mos的W很大，也就是poly是细长的，在poly有电阻存在的情况下，要保证poly的两端是相同的电压，在poly的两端都打了孔连到同一个metal
用poly的导体特性当电阻用，导致两端有压差，是问题22的初衷
但是在gate比较大的时候，也正是为了解决这个问题，才将两端都打孔接到同一个metal

hiky · 发表于 2012-3-23 15:14:35

总结的不错。

madboy21 · 发表于 2012-4-7 00:23:54

不错，学习了

[资料] 版图设计准备与经验分享

站长推荐 /1