设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 直接产生verilog的testbench的python脚本

1 ... 11 12 13 14 15 16 171819 / 19 页下一页

返回列表发新帖

楼主: haimag

[原创] 直接产生verilog的testbench的python脚本

发表于 2023-6-9 22:25:54 | 显示全部楼层

kankan

回复支持反对

使用道具举报

发表于 2023-6-21 16:05:16 | 显示全部楼层

学习一下

回复支持反对

使用道具举报

发表于 2023-7-6 15:38:39 | 显示全部楼层

感谢分享！

回复支持反对

使用道具举报

发表于 2023-7-11 09:56:23 | 显示全部楼层

你是搞练习的吧，生出来有很多语法错误，还不能自动生成文件。格式也好乱。

回复支持反对

使用道具举报

发表于 2023-7-11 10:54:28 | 显示全部楼层

看看看看

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2023-11-6 15:59:00 | 显示全部楼层

下来看看~~谢谢楼主分享~~

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2023-12-3 19:59:48 | 显示全部楼层

似乎很实用的例子

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2024-11-8 10:44:51 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2024-11-13 11:35:05 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

进步的硅硅

发表于 2025-6-7 05:52:25 | 显示全部楼层

感谢分享

回复支持反对

使用道具举报

1 ... 11 12 13 14 15 16 171819 / 19 页下一页

返回列表发新帖

关闭

站长推荐 /2

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-25 04:25 , Processed in 0.017994 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表