PT时序分析时出现了max_capacitance 和max_transition violator,怎么处理呀？

XIDIANCAD2 · 发表于 2012-1-7 12:13:42

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 XIDIANCAD2 于 2012-2-3 15:31 编辑

PT时序分析时出现了max_capacitance 和max_transition violator,怎么处理呀？

icfbicfb · 发表于 2012-1-7 12:41:56

insert buffer， in pr tools，

XIDIANCAD2 · 发表于 2012-1-10 09:45:50

回复 2# icfbicfb

冲突太多了，手动加buf很麻烦呀！有其他的方法没？

alicez719 · 发表于 2012-1-10 14:10:01

回复 3# XIDIANCAD2
可以根据pt中报出的报告，写个脚本，在有问题的那些pin和它的driver 中间insert buffer ,我尝试过还是有效果的

XIDIANCAD2 · 发表于 2012-1-10 15:20:31

回复 4# alicez719

你说的是个好方法，我在前端DC综合时设计更加严格的max_capacitance，max_transition，这种方法行吗？encounter在布局布线时好像应该也进行DRV的呀！encounter为什么自己不去检查这些冲突呢？怎么到PT分析时才出现。encounter软件应该在满足max_transition,max_capacitance的条件下进行布线！疑惑呀！

alicez719 · 发表于 2012-1-11 14:39:05

回复 5# XIDIANCAD2
我也是新手没用过encounter 不好意思帮不了你

小YY · 发表于 2012-1-11 15:07:19

回复 5# XIDIANCAD2

出现一些violation是正常现象
max_capacitance这个可以视其具体情况分析，ms有些可以不用修也可以的
不过max_transition的值应该不会相差很大，个人认为是pt和encounter各自计算的方法不同导致的，写个脚本插入buffer就可以解决

XIDIANCAD2 · 发表于 2012-1-12 11:07:37

回复 7# 小YY

谢谢各位的建议，效果不错！我先在DC里设计更加严格的DRV参数,然后版图生成后做PT时果然DRV冲突少了很多。这些冲突我直接到网表里在PIN 和 driver 之间加buf然后再在encounter里做ECO。问题可以解决了。

cangyufan · 发表于 2012-1-17 16:58:14

回复 5# XIDIANCAD2

因为PrimeTime和Encounter的默认项不一致，工具都是有bug的，不要认为工具很完美。

fangwang85 · 发表于 2014-9-27 10:12:15

回复 4# alicez719

能贴一段吗，怎么个写法

[资料] PT时序分析时出现了max_capacitance 和max_transition violator,怎么处理呀？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /1