在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7788|回复: 6

[求助] 请教:每个工艺库是不是都有psub2这个层呢?

[复制链接]
发表于 2012-1-6 09:15:45 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
1.用calibre将verilog网表v2lvs成sp时,GLOBAL了DVDD和DVSS,如果模拟电源/地要和数字分开,是不是再GLOBAL一下AVDD和AVSS?
2.如果工艺库里找不到psub2层怎么使lvs通过呢
发表于 2012-1-6 10:21:12 | 显示全部楼层
1. 通常做LVS时,电源线和地线都要global,这样LVS debug方便。
2. 一般的工艺厂都会提供这一层的,应该是你没找到,也有可能是有什么设置可以允许不同的地都可以接到衬底,仔细看一下你的runset,应该有说明的。
发表于 2012-1-6 20:10:12 | 显示全部楼层
对, global就是为了spice可以不写每个具体的pin,net, 比较方便,

如果你的avdd,avss只是接到pll这种,就不一定要写了,pll的ip调用写就行了,

psub2就是 divide each ground to pass lvs, 就是区分各个gnd,使得lvs 通过,
是non mask layer,和mask制作无关,只是让lvs通过,
让calibre识别各个gnd,比如analog gnd, digital gnd,而不会引起混淆和short,

tsmc里面叫psub2 , gsmc也叫这个,
,smic 叫SUBD ,
基本都有的
发表于 2012-2-24 15:49:29 | 显示全部楼层
回复 3# icfbicfb


    我有个问题,我在top层中有PLL,而block中也有PLL,我现在要怎样在runset 里加psub2呢?
我之前单独做block lvs 时是定义 POLYGON x1 y1 x2 y2 PUSB2
但是到了top 层做lvs时似乎block内部的PLL 周围的PSUB2层不被识别了,这要怎么做?
注:PLL layout 本事不带有PSUB2层。
请版主指教!
发表于 2014-2-18 12:32:56 | 显示全部楼层
谢谢三楼  psub2就是 divide each ground to pass lvs, 就是区分各个gnd,使得lvs 通过,
是non mask layer,和mask制作无关,只是让lvs通过,
让calibre识别各个gnd,比如analog gnd, digital gnd,而不会引起混淆和short,

tsmc里面叫psub2 , gsmc也叫这个,
,smic 叫SUBD ,
基本都有的

点评

谢谢老哥,学到了。按道理来说一个Pwell只应该有一个电源,存在多电源(AVS,DVS)的这种情况,衬底之间的串扰影响不考虑吗?  发表于 2021-8-6 11:17
发表于 2022-9-8 11:12:59 | 显示全部楼层


icfbicfb 发表于 2012-1-6 20:10
对, global就是为了spice可以不写每个具体的pin,net, 比较方便,

如果你的avdd,avss只是接到pll这种, ...


谢谢老哥,学习了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-12 20:15 , Processed in 0.023137 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表