在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: eric_1024

Verilog HDL入门与提高视频 Xilinx ISE10.1+ModelSim SE6.1b+Synplify Pro9.6.2

[复制链接]
发表于 2012-10-9 15:13:09 | 显示全部楼层
回复 1# eric_1024


    谢谢
发表于 2012-10-27 09:38:45 | 显示全部楼层
广告不解释!!!!!!!!
发表于 2012-11-7 10:44:08 | 显示全部楼层
亲!广告就别往上面放了!!!现在还不卖了!!!
发表于 2012-11-23 14:10:32 | 显示全部楼层
广告啊!!!!!!!
发表于 2012-12-3 09:19:39 | 显示全部楼层
看看!!
发表于 2012-12-3 12:41:35 | 显示全部楼层
我来晚了吗?打开连接是--爱逛街!!!
发表于 2012-12-11 10:46:55 | 显示全部楼层
有没有专门教testbench写法的呢!
发表于 2012-12-17 01:34:00 | 显示全部楼层
共享出来,呼吁~~~~
发表于 2012-12-18 00:19:45 | 显示全部楼层
好东西啊
发表于 2013-1-3 15:49:56 | 显示全部楼层
咋没了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 21:54 , Processed in 0.033150 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表