LVS无法运行

skk9108 · 发表于 2018-9-27 10:32:11

电路内部单元有的没有保存，全部保存一下就好了，或者还有可能是电路中的有的单元库不存在

Jiang_pk · 发表于 2019-11-4 17:04:22

我这边遇到的是电路中调用的子模块symbol改动了，然后重新挨个点开、保存，电路整体保存，就OK了！

Lee12138 · 发表于 2020-12-9 10:08:22

第一次跑一个layout，DRC和LVS全都是报这个错跑不了，电路文件也没有.lck。我跑别的都没事，就是这个PORT的layout跑不了。

ETT1996 · 发表于 2021-3-17 16:38:06

我也是今天遇到这个问题，按照楼上朋友们分享的办法都不行。最后我发现是自己总体版图中的一个小版图模块的问题，因此我建议可以一个模块一个模块的跑LVS试一下，应该会发现有其中至少有一个模块的LVS有问题。所以模块的LVS过了，总版图的LVS肯定能过！

终泽 · 发表于 2021-4-12 10:13:17

huanglinlin 发表于 2017-4-19 16:51
多谢指导，我把.CLK文件删除就可以跑了

请问.lck文件在哪里？我没有找到我的.lck文件

goofei_12138 · 发表于 2021-7-18 16:04:05

我也遇到这个问题，是原理图画完后只save了，没有check，按shift+X检查并保存就好了

kqwater · 发表于 2021-9-10 09:20:15

18792691977 发表于 2016-10-31 22:07
我的以前能运行，现在不能运行，就因为我稍微改动了一下原理图。。去掉“*lck”等文件后，把原理图hierarch ...

按时大佬的方法成功解决问题，支持一下

大鸡腿腿 · 发表于 2022-5-17 15:22:17

739248492 发表于 2018-7-13 09:07
亲测有效，删除相关cell的*clk文件，然后原理图中点击check--Hierarchy，check以下，再跑LVS就不报错了。 ...

感谢！

xunge · 发表于 2023-4-13 09:51:17

mixasic 发表于 2016-11-30 00:24
SOLVE

Maybe you just need to set the netlisting mode first before starting Virtuoso?

亲测可行，谢谢

miamiamia · 发表于 2023-5-4 10:06:40

上面的方法都试过了，还是不行，每个模块都一样不能运行lvs inv都跑不了，有哦没有知道的前辈指导一下

[求助] LVS无法运行