在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2077|回复: 1

[求助] 求教IO和怪异drc问题

[复制链接]
发表于 2011-12-27 19:49:32 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我想请教下:Vdd和Gnd的IO连到外部就是接的电源和地  那么这些IO连到版图组成的环中就行了把  需要手动把core和IO的电源、地连到这些IO上吗? 我看他内部的连接已经连上了啊  所以我没连  但是为什么做drc提示Nwell disconnected power另外还有个疑问:我画的数字版图用的标准单元里的IO “ Check wide metal on long gate Tr”时显示每个IO都有问题  是不是标准单元有问题还是drc文件有问题 我正在研究drc文件 还请高手指点下
发表于 2011-12-27 23:46:00 | 显示全部楼层
一般io的power,ground都和core的不一样,
但是只要io pad abut在一起,那么所有IO power,io gnd, core power,core gnd都是连在一起的,

通过不同的 pad ring,

具体要看下为啥那个地方是 nwell not connected to power,有时候这种ERC 可以忽略,对于power io cell,因为他们的nwell不一定是tie 到power上的,

wide metal 都有的,没画好,或者drc runset写的问题,可以忽略,
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 12:54 , Processed in 0.025232 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表