笔试的一些问题,希望大家帮组.

lpch8 · 发表于 2005-10-22 11:22:28

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

马上就要毕业了,想去公司做FPGA方面的设计,只是自己对这方面感兴趣,看了一下往年威盛的笔试题,感觉很恐怖,不知道现在临时抱佛脚还管用吗?想了解一些电路仿真时序方面的问题,还有就是下面两个题,那位高手可以给我解惑.
1.how will u write dff using variable alone?
2.一个四级的Mux，其中第二级信号为关键信号，如何改善timing?
thanks in advance.

lpch8 · 发表于 2005-10-24 14:57:41

不是吧，各位版主也不帮忙一下。谢谢大家了！

cat-floating · 发表于 2006-9-12 17:05:52

原帖由 lpch8 于 2005-10-22 11:22 发表
马上就要毕业了,想去公司做FPGA方面的设计,只是自己对这方面感兴趣,看了一下往年威盛的笔试题,感觉很恐怖,不知道现在临时抱佛脚还管用吗?想了解一些电路仿真时序方面的问题,还有就是下面两个题,那位高手可以给我解 ...

1。if（!rst）else if（en） q <= d

2。第二个MUX放最后。

yinchyang · 发表于 2006-9-12 17:29:56

admire!!!!

Jnfnet · 发表于 2006-9-15 01:40:22

提示: 作者被禁止或删除内容自动屏蔽

ddxx · 发表于 2006-9-15 14:13:21

使关键路径延时最短，放置靠近输出。

goodhope · 发表于 2006-9-17 20:22:36

跟他说,最后MUX用transmission gate,会有什么问题,问死他,呵呵

sarum · 发表于 2006-9-18 17:18:59

提示: 作者被禁止或删除内容自动屏蔽

kinlin · 发表于 2006-9-18 17:39:20

增加延时啊

goodhope · 发表于 2006-9-18 21:50:52

不对啊,transmission gate mux 很快的

Jnfnet Jnfnet 当前离线积分 136 头像被屏蔽	发表于 2006-9-15 01:40:22 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
Jnfnet Jnfnet 当前离线积分 136 头像被屏蔽	EETOP创芯人才网简历投递入口
	回复支持反对举报

sarum sarum 当前离线积分 43 头像被屏蔽	发表于 2006-9-18 17:18:59 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
sarum sarum 当前离线积分 43 头像被屏蔽	EETOP创芯人才网职位发布入口
	回复支持反对举报

笔试的一些问题,希望大家帮组.

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

笔试的一些问题,希望大家帮组.

站长推荐 /1