如果根据设计需要ports接了1或者0，怎么加TIEHI/LO[已解决]

damonzhao · 发表于 2011-12-20 10:27:39

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 damonzhao 于 2013-9-13 10:24 编辑

connect_tie_cells
对obj_type来讲不能是ports，这怎么处理呢?
DC那边加到是一种方法，但是如果想后端处理呢？

陈涛 · 发表于 2011-12-20 11:04:51

别这么做，以前我们有个设计出过麻烦，好像是形式验证时的问题
还是从port追踪到实际的pin，在那里加tie cell

damonzhao · 发表于 2011-12-20 11:39:52

多谢总舵主指点
俺们这边再研讨下

icfbicfb · 发表于 2011-12-20 13:54:02

如果是chip level 对blocklevel的port加 tieoff cell，到时候很简单，在chip level加也行

[求助] 如果根据设计需要ports接了1或者0，怎么加TIEHI/LO[已解决]